国产成人精品日本亚洲999,99久久久国产精品免费蜜臀 ,v一区无码内射国产,被调教的少妇雅芳1一19,国产成人a亚洲精v品无码

400-885-9898
更新于 8月28日
智聯(lián)APPAPP
舉報(bào)

FPGA 硬件高級(jí)工程師

1.1-2.2萬(wàn)

職位描述

Verilog HDL
崗位職責(zé)：
1、負(fù)責(zé)超聲波相控陣 FPGA 電路板的硬件電路設(shè)計(jì)，包括原理圖設(shè)計(jì)與 8 層及以上 PCB Layout；
2、 參與 FPGA 系統(tǒng)級(jí)調(diào)試，協(xié)助定位硬件設(shè)計(jì)問(wèn)題，配合軟件團(tuán)隊(duì)完成單板及系統(tǒng)驗(yàn)證；
3、撰寫并維護(hù)項(xiàng)目相關(guān)文檔，負(fù)責(zé)底層驅(qū)動(dòng) FPGA 代碼及工程維護(hù)。
任職要求：
1、本科及以上學(xué)歷，電子、通訊、計(jì)算機(jī)、自動(dòng)化等相關(guān)專業(yè)；
2、熟悉 Xilinx 系列 FPGA 硬件電路設(shè)計(jì)，扎實(shí)掌握 Verilog/VHDL 硬件描述語(yǔ)言及數(shù)字電路設(shè)計(jì)理論；
3、具備 2 年以上 FPGA 開(kāi)發(fā)經(jīng)驗(yàn)，有高速 ADC、SPI、UART 等接口設(shè)計(jì)及調(diào)試經(jīng)驗(yàn)者優(yōu)先；
4、 熟悉 PCB 設(shè)計(jì)規(guī)范（如 EMC、阻抗匹配），具備獨(dú)立完成復(fù)雜電路板設(shè)計(jì)的能力；
5、較強(qiáng)的自學(xué)能力、創(chuàng)新能力及團(tuán)隊(duì)協(xié)作能力，良好的文檔撰寫與溝通能力。

工作地點(diǎn)

洛陽(yáng)澗西區(qū)國(guó)宏科創(chuàng)產(chǎn)業(yè)社區(qū)

職位發(fā)布者

謝露露/人事經(jīng)理

昨日活躍
立即溝通