崗位描述:
負責(zé)版圖整體的設(shè)計,包括封裝rule檢查,PAD的定位,整體FloorPlan;
負責(zé)子模塊的布局布線,包括匹配,noise隔離,高低壓隔離,電流密度檢查,WPE, LOD效應(yīng)規(guī)避等;
負責(zé)版圖的驗證,包括DRC, LVS, ANT, ERC, Power Plot,LatchUP, ESD等;
負責(zé)跨部門技術(shù)溝通,模擬版圖新技術(shù)開發(fā),團隊技術(shù)培訓(xùn)和效率提升;
負責(zé)流片和debug支持;
負責(zé)layout的逆向分析。
任職資格:
微電子、電子工程、信息化工程專業(yè)大專以上學(xué)歷,優(yōu)秀畢業(yè)生亦可;
3年以上版圖設(shè)計經(jīng)驗,有BCD高壓工藝量產(chǎn)經(jīng)驗;
熟悉linux開發(fā)環(huán)境,熟練使用主流IC版圖設(shè)計工具,如Virtuso、Laker等.版圖驗證工具,如Calibre;
熟悉模擬/數(shù)?;旌想娐返陌鎴D設(shè)計方法和技巧,能高質(zhì)量獨立完成大規(guī)模的模擬模塊版圖設(shè)計;
能夠使用腳本語言提高工作效率者優(yōu)先。