崗位職責(zé):
1.負責(zé) FPGA 接口邏輯設(shè)計;
2.RTL 設(shè)計, 時序分析,仿真綜合, Test bench(System verilog);
3.負責(zé) FPGA SoC邏輯設(shè)計;
4.FPGA 架構(gòu)設(shè)計,仿真與調(diào)試;
5.FPGA 方案設(shè)計,項目規(guī)劃與實施。
任職要求:
1.電子類相關(guān)專業(yè),本科及以上學(xué)歷;
2.熟悉FPGA 芯片的串口,I2C/SPI 等常用接口協(xié)議的調(diào)試與開發(fā);熟悉數(shù)據(jù)結(jié)構(gòu)及相關(guān)協(xié)議;
3.熟悉EDA工具的使用;
4.熟悉實驗室設(shè)備儀器;
5.熟悉 Verilog/VHDL 語言,熟悉相關(guān) IP core 的使用;
6.熟悉 Altera 或 Xilinx 的 FPGA 器件,至少使用過一款 FPGA 器件;
7.有C語言編程基礎(chǔ)優(yōu)先;
8.能看懂原理圖;能獨立分析與解決問題,良好溝通能力與團隊協(xié)作能力。
工作地點:合肥包河區(qū)/珠海南屏鎮(zhèn)