崗位職責(zé):
1. 后端設(shè)計(jì)與實(shí)現(xiàn)
- 網(wǎng)表綜合:根據(jù)前端提供的RTL進(jìn)行綜合生成網(wǎng)表。
- 布局規(guī)劃:根據(jù)網(wǎng)表,進(jìn)行芯片的布局規(guī)劃,包括模塊擺放、電源網(wǎng)絡(luò)設(shè)計(jì)等。
- 布線設(shè)計(jì):完成芯片的全局布線和詳細(xì)布線,確保信號(hào)完整性、時(shí)序要求和功耗目標(biāo)。
2. 物理驗(yàn)證,包括DRC、LVS
3. 時(shí)序分析與優(yōu)化
- 靜態(tài)時(shí)序分析(STA):進(jìn)行靜態(tài)時(shí)序分析,確保設(shè)計(jì)滿足時(shí)序要求。
- 時(shí)序優(yōu)化:根據(jù)時(shí)序分析結(jié)果,優(yōu)化版圖設(shè)計(jì),解決時(shí)序違規(guī)問題。
4. 功耗分析與優(yōu)化
5. 信號(hào)完整性分析
6. 文檔編寫與維護(hù)
7. 與前端設(shè)計(jì)團(tuán)隊(duì)協(xié)作,配合完成封裝交互及流片數(shù)據(jù)提交,有一定的debug能力,能夠及時(shí)反饋問題。
任職要求
1. 熟練使用Synopsys 的EDA工具,如ICC2, DC 等;
2. 掌握數(shù)字后端設(shè)計(jì)全流程(綜合、布局布線、時(shí)序分析、物理驗(yàn)證);
3. 掌握數(shù)字后端ECO的全流程;
4. 具備時(shí)序收斂、功耗優(yōu)化、信號(hào)完整性分析等問題的解決能力;
5. 能夠編寫腳本(Tcl、Perl、Python)實(shí)現(xiàn)流程自動(dòng)化;
6. 具備良好的團(tuán)隊(duì)協(xié)作和溝通能力;
7. 了解先進(jìn)工藝節(jié)點(diǎn)和行業(yè)新技術(shù)趨勢;
8. 有55/40/28nm工藝節(jié)點(diǎn)的項(xiàng)目經(jīng)驗(yàn);參與過至少2個(gè)以上完整的芯片設(shè)計(jì)項(xiàng)目,從RTL到GDSII的全流程;