詳細(xì)查看工作內(nèi)容:
晶圓研發(fā):
1.負(fù)責(zé)根據(jù) MOSFET 器件的設(shè)計(jì)目標(biāo)(如閾值電壓、導(dǎo)通電阻、開關(guān)速度等),與代工廠合作制定或優(yōu)化工藝方案(如選擇工藝節(jié)點(diǎn)、調(diào)整摻雜濃度、柵極材料等)。確保器件設(shè)計(jì)與代工廠工藝能力(如光刻精度、蝕刻均勻性)匹配,解決工藝兼容性問題;
2.負(fù)責(zé)分析Wafer制造過程中的異常(如參數(shù)漂移、良率損失、可靠性失效),定位工藝步驟中的根源(如光刻偏移、刻蝕殘留、熱預(yù)算偏差等)。提出改進(jìn)方案(如調(diào)整退火溫度、優(yōu)化離子注入劑量),并通過 DOE(實(shí)驗(yàn)設(shè)計(jì))驗(yàn)證效果;
3.負(fù)責(zé)與設(shè)計(jì)團(tuán)隊(duì)協(xié)作,平衡性能、功耗和可靠性(如優(yōu)化柵氧厚度、源漏工程);
4.負(fù)責(zé)制定量產(chǎn)工藝的驗(yàn)收標(biāo)準(zhǔn)(如參數(shù)分布范圍、失效閾值);
5.負(fù)責(zé)建立并維護(hù)各fab及各平臺(tái)的工藝數(shù)據(jù)庫。
部門建設(shè):
1.新員工培訓(xùn)、培養(yǎng),員工新技能的開發(fā)及培養(yǎng),培養(yǎng)資料整理優(yōu)化;
2.部門流程制度的建設(shè)、完善、優(yōu)化以及監(jiān)督實(shí)施;
3.部門輸出文件的標(biāo)準(zhǔn)化,統(tǒng)一性持續(xù)改善。
其他方面:
1.參與設(shè)計(jì)研發(fā)數(shù)據(jù)庫的建立;
2.對(duì)研發(fā)項(xiàng)目過程中的創(chuàng)新點(diǎn),撰寫專利,進(jìn)行保護(hù)。
詳細(xì)查看任職要求:
5年以上半導(dǎo)體Fab PIE經(jīng)驗(yàn),專注于功率器件(如MOSFET, IGBT)制造者優(yōu)先。
深入掌握光罩技術(shù): 深刻理解光罩設(shè)計(jì)規(guī)則、材料選擇、制造工藝及質(zhì)量控制標(biāo)準(zhǔn),并精通其對(duì)功率器件關(guān)鍵電性參數(shù)(Vth, Ron, BVdss, Qg, 可靠性)和良率的影響機(jī)制。
精通光刻關(guān)鍵步驟: 熟練掌握光刻工藝(特別是與光罩應(yīng)用相關(guān)的部分,如成像、OPC效應(yīng))及刻蝕工藝(干法/濕法),理解其對(duì)器件結(jié)構(gòu)形成和電學(xué)特性的決定性作用。
強(qiáng)大的分析與解決問題能力: 具備獨(dú)立分析和解決由光罩、光刻或刻蝕引起的制程異常和器件性能/良率問題的能力,能運(yùn)用系統(tǒng)性方法(如8D, DOE)進(jìn)行根本原因分析和制定有效CAPA。
良好的溝通協(xié)作能力: 能夠有效與光刻模塊、刻蝕模塊、整合工程師、器件設(shè)計(jì)團(tuán)隊(duì)及外部光罩供應(yīng)商進(jìn)行溝通協(xié)作。