任職要求:
1. 碩士及以上學歷,電子信息工程、通信工程、雷達信號處理、計算機架構等相關專業(yè) ,接受應屆生;
2. 5年以上雷達、通信、電子戰(zhàn)或類似復雜信號處理系統(tǒng)的開發(fā)經(jīng)驗,其中至少3年擔任系統(tǒng)架構師或技術負責人角色,也接受具有相關課題開發(fā)成果的優(yōu)秀應屆碩士、博士畢業(yè)生;
3. 具有豐富的VPX/CPCI等軍用或高可靠性硬件平臺開發(fā)經(jīng)驗,擁有XilinxFPGA項目經(jīng)驗,熟悉其開發(fā)工具鏈;
4. 熟悉高速數(shù)據(jù)轉換器與頻綜的接口設計(如JESD204B);
5. 精通PCIe、SRIO、萬兆網(wǎng)等高速串行總線協(xié)議及其應用。
崗位職責:
1. 主導雷達系統(tǒng)全信號鏈架的總體方案設計、技術指標分解和關鍵技術論證。
2. 負責雷達系統(tǒng)全鏈路架構設計,定義從波形產(chǎn)生、頻率合成、信號接收、到實時信號處理、目標模擬器等的整體方案和技術指標。
3. 設計基于VPX/OpenVPX標準的系統(tǒng)架構,制定板卡互聯(lián)(如PCIe, RapidIO)和系統(tǒng)同步方案。
4. 規(guī)劃異構計算平臺(如FPGA+DSP, FPGA+GPU)的任務分配、數(shù)據(jù)流和處理鏈,確保系統(tǒng)性能、延遲和吞吐量最優(yōu)。