崗位職責(zé):
1. 參與模擬集成電路規(guī)格制定,負責(zé)模擬信號鏈中電路設(shè)計和仿真驗證,編寫設(shè)計文檔;
2. 負責(zé)電路的Layout Floor Plan,指導(dǎo)版圖工程師完成版圖設(shè)計;
3. 制定電路測試方案,指導(dǎo)AE工程師完成詳細測試,并分析與評估測試結(jié)果;
4. 分析與解決芯片量產(chǎn)過程中的各類問題。
任職需求:
1. 電子類相關(guān)專業(yè),3年以上模擬集成電路設(shè)計經(jīng)驗;
2. 有扎實的模擬電路基礎(chǔ)知識,熟悉CMOS 工藝器件,了解layout布局和工藝流程;
3. 熟悉信號鏈相關(guān)IP電路設(shè)計,如OPAMP,Comparator,F(xiàn)ilter,DAC、ADC等,有低噪聲電路設(shè)計的量產(chǎn)經(jīng)驗更佳;
4. 熟練使用模擬集成電路的EDA工具;
5. 有良好的團隊合作精神和溝通能力,工作踏實,并有強烈的責(zé)任心和學(xué)習(xí)熱情。