崗位職責(zé):
1、使用Verilog/VHDL編寫邏輯模塊的RTL級(jí)代碼。
2、編寫測(cè)試向量對(duì)模塊進(jìn)行仿真驗(yàn)證。
3、編寫完整的設(shè)計(jì)和驗(yàn)證報(bào)告。
4、可獨(dú)立完成板級(jí)調(diào)試的工作。
任職要求:
1、通信、電子、計(jì)算機(jī)等專業(yè)本科以上學(xué)歷。
2、具有良好的數(shù)字電路,通信原理,邏輯設(shè)計(jì)專業(yè)基礎(chǔ)理論知識(shí)。
3、兩年以上FPGA設(shè)計(jì)經(jīng)驗(yàn),熟悉Xilinx,Altera等廠商器件及設(shè)計(jì)流程,熟練掌握ISE/Quatus II等設(shè)計(jì)工具。
4、熟練掌握VHDL或Verilog語(yǔ)言,會(huì)使用常用的開發(fā)工具、仿真工具和常用測(cè)試儀器。
5、較強(qiáng)的電路分析、調(diào)試能力,可獨(dú)立完成代碼編寫和板級(jí)調(diào)試的工作。